3.+Trường chuyển mạch không gian số thực hiện quá trình chuyển nội dung thông tin từ các tuyến PCM đầu vào tới các tuyến PCM đầu ra mà không làm thay đổi vị trí khe thời gian trên trục thgian. Để tạo ra kênh truyền thông cho các cuộc gọi,các thông tin được chuyển qua trường chuyển mạch không gian số được chuyển mạchđịnh kỳvớ i khoảng thời gian 125Us

_Các trường chuyển mạch không gian (S) được thiết kế để hỗ trợ chuyển mạch đồng thời một số lượng lớn các cuộc nối dưới sự điều khiển của các chương trình ghi sẵn.Trường chuyển mạch không gian (S) đượ c cấu tạo từ hai khối chính: Khối ma trận chuyển mạch và khối điều khiển cục bộ.Trường chuyển mạch không gian (S ) mang tính thời gian nếu xét về tính chu kỳ của quá trìnhđóng ngắt tiếp điểm.Và chu kỳ này là cố định cho tất cả các cuộc nối qua trường chuyển mạch.Nhược điểm luôn tồn tại trong các trường chuyển mạch không gian (S) là xảy ra hiện tượng tắc nghẽn khi có nhiều hơn một yêu cầu chuyển mạch của các khe thời gian đầu vào cùng chỉ số cùng muốn đến một cổng đầu ra. Một ma trận chuyển mạch không tắc nghẽn hoàn toàn được định nghĩa là một ma trận có khả năng đáp ứng được các kết nối từ các đầu vào bất kỳ tới các đầu ra bất kỳ.

_Hiện tượng tranh chấp cổng đầu ra trong nội bộ trườ ng chuyển mạch được gọi là hiện tượng tắc nghẽn nội. Để giải quyết vấn đề trên,các trường chuyển mạch (S) thường được kết hợp với các bộ đệm gây trễ thời gian để tránh tranh chấp,đó chính là các giải pháp ghép nối trường chuyển mạch (S) với trường chuyển mạch thời gian (T) trong các hệ thống chuyển mạch thực tế.

+Trường chuyển mạch thời gian tín hiệu số thực hiện quá trình chuyển đổi nội dung thông tin từ một khe thời gian này sang khe thời gian khác,với mục đích gây trễ cho các tín hiệu. Quá trình gây trễ tín hiệu được thực hiện theo nguyên tắc trao đổi khe thời gian nội.

_Trường chuyển mạch thời gian (T) có hai kiểu điều khiển: Điều khiển đầu vào thực hiện quá trình ghi thông tin có điều khiển và đọc ra tuần tự; Điều khiển đầu ra thực hiện ghi thông tin tuần tự và đọc ra theo điều khiển. Trường chuyển mạch thời gian (T) được cấu tạo từ 2 khối chính:Khối bộ nhớ thoại SMEM (Speech MEMory) và khối điều khiển cục bộ LOC

_Nguyên tắc hoạt động của trườ ng chuyển mạch thờ i gian (T)trên cơ sở của nguyên tắc trao đổi khe thờ i gian nội).

_Trường chuyển mạch thời gian (T) mang tính không gian nếu xét trên khía cạnh vị trí thông tin dữ liệu trong các ngăn nhớ của CMEM.Chuyển mạch (T) luôn gây trễ tín hiệu và độ trễ lớn nhất không vượt quá một khung PCM,Td (max) = (n-1)TS. Do tốc độ ghi đọc của bộ nhớ yêu cầu lớn gấp 2 tốc độ luồng PCM nên số lượ ng khe thời gian trong một khung thường không vượt quá 1024 khe thời gian do giới hạn của công nghệ vật liệu điện tử.Điểm ở rộng dung lượ ng,người ta lựa chọn giải pháp ghép vớ icác trường chuyển mạch không gian(S).

+Trường chuyển mạch ghép TST là trường chuyển mạch được ghép nối đa tầng và phối hợp giữa các kiểu chuyển mạch (T) và (S). Mục tiêu kết nối đa tầng chuyển mạch không chỉ nhằm tăng dung lượng hệ thống mà còn làm giảm bớt độ phức tạp và số lượng thiết bị trong trường chuyển mạch.Kết nối đa tầng trong chuyển mạch kênh được chia thành hai kiểu nhằm đảm bảo khả năng không tắc nghẽn hoàn toàn cho trường chuyển mạch: Kiểu kết nối đầy đủ và kết nối từng phần

_Nguyên tắc ghép nối các trường chuyển mạch 3 tầng tuân thủ theođịnh lý Clos được phát biểu như sau:Ma trận chuyển mạch kết nối 3 tầng không tắc nghẽn khi và chỉ khi số kết nối trung gian r2 ≥ n + m-1. Trường hợp đặc biệt khi n=m thì r2 ≥ 2n-1.Từ các tầng chuyển mạch (T) và (S) cơ bản có thể có nhiều kiểu ghép các tầng chuyển mạch theo các mô hình như: TS, ST, STS, TST tùy theo dung lượng và kiến trúc điều khiển hệ thống.Do sự phát triển rất nhanh của tốc độ xửlý mà kiến trúc ghép nối TST thường được sử dụng nhiều nhất trong các hệ thống chuyển mạch thương mại.Trên thực tế, trường chuyển mạch ghép TST nhằm giải quyết bài toán mở rộng dung lượng và sửdụng cho các kết nối hai hướng trong trường chuyển mạch thực tế

.Theo lý thuyết, trưng chuyển mạch TST có hệsố tập trung là 1:1 và đảm bảo không tắc nghẽn khi số lư ng khe thời gian trên liên kết trung gian tuân ththeo định lý Clos