RAM ADDRESS DECODING ON THE SDK - 86

Sheet 6 of 9(TRANG181)

Trước hết trong sơ đồ ta thấy có RAM hệ thống và RAM giải mã.

Ta thấy trên mỗi RAM tĩnh có 4 đường dữ liệu I/O do đó thiết bị có thể chứa word 4 bit. Mỗi RAM có 10 đường địa chỉ đầu vào A0 - A9 do đó nó có thể chứa 210 = 1024 của word 4 bit. Ðể tích trữ các byte 2 RAM được kích hoạt song song. Ví dụ A38 và A41 cùng được kích hoạt để chứa các byte từ 8 đường dữ liệu thấp. A43 và A45 cùng được kích hoạt để chứa byte từ 8 đường dữ liệu cao.

Các tín hiệu điều khiển RD, WR, M/IO được nối tới tất cả các RAM. RD nối với chân OD (output disable). Khi RD cao hoặc thiết bị không được kích hoạt các đầu ra sẽ không có hiệu lực. Trong 1 thao tác đọc RD thấp, nếu 2142 được kích hoạt và OD thấp do đó dữ liệu được đưa ra trên bus dữ liệu.

WR từ 8086 được nối với đầu vào WE (write enable) trên các RAM 2142. Nếu 2142 được kích hoạt, dữ liệu trên bus dữ liệu được viết vào vị trí địa chỉ trong RAM khi 8086 xác lập WR thấp.

Các RAM 2142 có 2 đầu vào kích hoạt, CS1 và CS2. Tín hiệu M/IO từ 8086 được nối tới CS2 được tích cực cao khi 8086 làm việc với bộ nhớ. Ðầu vào CS1 của các 2142 được nối với các đầu ra O1, O2, O3, O4 của bộ giải mã 3625.

Xét bộ giải mã A29 3625.

- Ðầu vào kích hoạt CS2 của 3625 PROM được nối với đất do đó nó luôn thấp.

- Ðầu vào kích hoạt CS1 được xác lập khi A19 thấp.

- A0 và BHE được nối tới 2 đầu vào địa chỉ trên 3625.